• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露一種自動調整訊號偏移的源極驅動裝置法。該自動調整訊號偏移的源極驅動裝置經配置以接收來自一時序控制器的一資料訊號及一時脈訊號，用於驅動一液晶顯示面板。該自動調整訊號偏移的源極驅動裝置包含一訊號延遲裝置、一設置時間暫存器、一維持時間暫存器、一第一訊號延遲單元、一第二訊號延遲單元以及一邏輯電路。
    公开号:TW201308294A
    申请号:TW100128298
    申请日:2011-08-09
    公开日:2013-02-16
    发明作者:Yu-Jen Yen
    申请人:Raydium Semiconductor Corp；
    IPC主号:G09G5-00
    专利说明:
    自動調整訊號偏移的源極驅動裝置
    本發明係關於一種源極驅動裝置，特別是一種自動調整訊號偏移的源極驅動裝置。
    液晶顯示器(Liquid Crystal Display，LCD)為一種外型輕薄的平面顯示裝置，其具有低輻射、體積小及低耗能等優點，現今已逐漸取代傳統的電子映像管顯示器，因此被廣泛地應用於筆記型電腦、平版型電腦、平面電視、桌上型平面顯示器或行動裝置的顯示螢幕等資訊產品上。
    液晶顯示器一般使用時序控制器(Timing Controller)來產生顯示影像的相關資料訊號，及驅動液晶顯示面板所需的控制訊號和時脈訊號。液晶顯示器的源極驅動裝置在依據資料訊號、時脈訊號和控制訊號來執行邏輯運算，以產生液晶顯示面板的驅動訊號。在目前市面上的液晶顯示器之中，常見的傳輸介面包含電晶體與電晶體邏輯介面(TTL)、低電壓差動訊號介面(LVDS)、低擺幅差動訊號介面(RSDS)以及微低電壓差動訊號介面(mini-LVDS)等。但是，無論使用何種介面來傳遞訊號，資料訊號、控制訊號和時脈訊號之間的設置時間(Setup Time)和維持時間(Hold Time)需有相對應的關係，以使得源極驅動裝置的內部邏輯電路能正確地讀取到資料而能產生正確的驅動訊號。
    隨著平面顯示器的大型化，使用者對解析度的要求也因而大幅提昇。液晶顯示面板的尺寸、源極驅動裝置的數目以及訊號傳輸媒介的尺寸亦隨之增加，例如：印刷電路板。時序控制器和源極驅動裝置之間的訊號傳遞路徑也同時變長，而使得傳遞時間亦同時增加。再加上液晶顯示器上的時序控制器至不同源極驅動裝置之間的電路佈局(Circuit Layout)亦不相同，因而導致時序控制器與不同的源極驅動裝置之間的訊號路徑長度也會有所差異，還有加上每一驅動裝置的觸發頻率(Toggle Rate)、接地屏蔽(Ground Shielding)與輸出的驅動能力亦有差異。因此，不同源極驅動裝置接收到的各訊號會遇到不同程度的訊號延遲，如此會造成不同訊號之間的相位差偏離預定值，而使得源極驅動裝置內部邏輯電路無法正確地讀取到資料，此種訊號偏移的情形會大幅影響液晶顯示器的顯示品質。於高頻應用時，訊號偏移對顯示品質的影響更為明顯。
    此外，在習知技術的液晶顯示器中，時序控制器所產生的資料訊號和時脈訊號之間的相位關係為固定，設置時間及維持時間也為固定值。當不同源極驅動裝置因為訊號路徑長度、觸發頻率、接地屏蔽或輸出級驅動能力的差異，使得接收到的資料訊號和時脈訊號遇到不同程度的訊號延遲時，習知的液晶顯示器無法調整訊號偏移，如此一來，該液晶顯示器的畫面顯示品質會受到極大的影響。
    由此可知，上述習知的液晶顯示器無法調整訊號偏移，進而影響顯示器的畫面顯示品質。因此，為改善上述缺失，本發明提供一種可自動調整訊號偏移的源極驅動裝置及其方法。
    鑑於上述問題，本發明提供一種自動調整訊號偏移的源極驅動裝置及其方法，藉以解決先前技術所存在的問題。
    本發明之一實施例係為一種自動調整訊號偏移的源極驅動裝置，經配置以接收來自一時序控制器的一資料訊號及一時脈訊號，其用於驅動一液晶顯示面板，包含一訊號延遲裝置、一設置時間暫存器、一維持時間暫存器、一第一訊號延遲單元、一第二訊號延遲單元、一邏輯電路及一資料暫存器。該訊號延遲裝置包含一資料訊號可變延遲電路及一時脈訊號可變延遲電路。該資料訊號可變延遲電路用於接收該資料訊號，並經配置以產生一第一延遲資料訊號。該時脈訊號可變延遲電路用於接收該時脈訊號，並經配置以產生一第一延遲時脈訊號。
    該設置時間暫存器之資料輸入端耦接於該時脈訊號可變延遲電路的時脈訊號輸出端。該維持時間暫存器之時脈訊號輸入端耦接於該資料訊號可變延遲電路的輸出端。
    該第一訊號延遲單元耦接於該資料訊號可變延遲電路的輸出端和該設置時間暫存器之時脈輸入端之間，並經配置以產生一第二延遲資料訊號。該第二訊號延遲單元耦接於該時脈訊號可變延遲電路的輸出端和該維持時間暫存器之資料輸入端之間，並經配置以產生一第二延遲時脈訊號。該第一延遲資料訊號係用來對該第二延遲時脈訊號取樣及該第二延遲資料訊號係用來對第一延遲時脈訊號取樣。
    而該邏輯電路耦接於該設置時間暫存器及該維持時間暫存器，用以產生一控制訊號至該訊號延遲裝置，且該資料暫存器其時脈訊號輸入端耦接於該時脈訊號可變延遲電路，其資料訊號輸入端耦接於該資料訊號可變延遲電路。
    上文已經概略地敍述本揭露之技術特徵，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵將描述於下文。本揭露所屬技術領域中具有通常知識者應可瞭解，下文揭示之概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應可瞭解，這類等效的建構並無法脫離後附之申請專利範圍所提出之本揭露的精神和範圍。
    為解決習知液晶顯示器無法調整訊號偏移，進而影響顯示器的畫面顯示品質的問題。本發明揭露一種自動調整訊號偏移的源極驅動裝置及其方法。
    圖1係為一液晶顯示器10的功能方塊圖。其中一時序控制器13產生一時脈訊號CLK及一資料訊號DATA，並將該時脈訊號CLK及該資料訊號DATA傳送至一源極驅動裝置15，再經由該源極驅動裝置內的一訊號延遲模組17作自動調整訊號偏移的動作後，將調整過後的該時脈訊號CLK及該資料訊號DATA用於驅動一液晶顯示面板11。
    圖2係為本發明一實施例之源極驅動裝置之示意圖。該源極驅動裝置15包含一訊號延遲模組17、一設置時間暫存器22、一維持時間暫存器24、一第一訊號延遲單元26、一第二訊號延遲單元28及一邏輯電路29。其中該訊號延遲模組17包含一時脈訊號可變延遲電路21及一資料訊號可變延遲電路23，其中該時脈訊號可變延遲電路21更包含複數個時脈訊號延遲開關27，其被編號為CLK_D1~CLK_Dn。該資料訊號可變延遲電路23更包含複數個資料訊號延遲開關25，其被編號為DATA_D1~DATA_Dm。
    該資料訊號可變延遲電路23用於接收該資料訊號DATA，其訊號輸出端分別耦接於該第一訊號延遲單元26及一資料暫存器R之資料訊號輸入端。該時脈訊號可變延遲電路21用於接收該時脈訊號CLK，其訊號輸出端分別耦接於該第二訊號延遲單元28及該資料暫存器R之時脈訊號輸入端。該第一訊號延遲單元26耦接於該資料訊號可變延遲電路23的訊號輸出端及該設置時間暫存器22的時脈訊號輸入端之間。該第二訊號延遲單元28耦接於該時脈訊號可變延遲電路21的訊號輸出端及該維持時間暫存器24資料訊號輸入端之間。該邏輯電路29耦接於該設置時間暫存器22及該維持時間暫存器24，用以產生一控制訊號S1至該訊號延遲模組17。
    該時脈訊號可變延遲電路21經配置以產生一第一延遲時脈訊號1st_CLK_D，並將其傳送至該資料暫存器R之時脈訊號輸入端、該設置時間暫存器22之資料訊號輸入端及該第二訊號延遲單元28。其中該第二延遲訊號單元28會將該第一延遲時脈訊號1st_CLK_D延遲，再進一步產生一第二延遲時脈訊號2nd_CLK_D，並將其傳送至該維持時間暫存器24之時脈輸入端。該資料訊號可變延遲電路23經配置以產生一第一延遲資料訊號1st_DATA_D，並將其傳送至該資料暫存器R之資料訊號輸入端、該維持時間暫存器24之時脈訊號輸入端及該第一訊號延遲單元26，其中該第一訊號延遲單元26會將該第一延遲資料訊號1st_DATA_D延遲，再進一步產生一第二延遲資料訊號2nd_DATA_D，並將其傳送至該設置時間暫存器22之時脈訊號輸入端。
    而於該設置時間暫存器22內及於該維持時間暫存器24內，當該資料延遲訊號之上升邊緣對應至該時脈訊號的資料保持時間之中心時，係判斷為正確取樣。
    於該設置時間暫存器22內，將該第一延遲時脈訊號1st_CLK_D及該第二延遲資料訊號2nd_DATA_D作訊號的相位比較，以確認是否該第二延遲資料訊號2nd_DATA_D可正確取樣該第一延遲時脈訊號1st_CLK_D，並依照相位比較的結果產生一第一邏輯位準Ts_Judge，並將該第一邏輯位準Ts_Judge傳送至該邏輯電路29。於該維持時間暫存器24內，將該第一延遲資料訊號1st_DATA_D及該第二延遲時脈訊號2nd_CLK_D作訊號的相位比較，以確認是否該第一延遲資料訊號1st_DATA_D可正確取樣該第二延遲時脈訊號2nd_CLK_D，並依照相位比較的結果產生一第二邏輯位準Th_Judge，並將該第二邏輯位準Th_Judge傳送至該邏輯電路29。而該邏輯電路29則依照接收到的該第一邏輯位準Ts_Judge及該第二邏輯位準Th_Judge產生一相對應的控制訊號S1，並將該控制訊號S1傳送至該訊號延遲模組17，進一步控制該資料訊號可變延遲電路23內的該複數個資料訊號延遲開關25之導通數量及該時脈訊號可變延遲電路21內的該複數個時脈訊號延遲開關27之導通數量。藉此，該該資料訊號可變延遲電路23可以產生正確的第一延遲時脈訊號1st_CLK_D及該時脈訊號可變延遲電路21可以產生正確的第一延遲資料訊號1st_DATA_D，並使得該資料暫存器R得以輸出正確的邏輯位準，進而驅動該液晶顯示面板11。同時，其它資料暫存器(未顯示於圖)亦可依據該資料訊號可變延遲電路23所產生之正確的第一延遲時脈訊號1st_CLK_D及該時脈訊號可變延遲電路21所產生之正確的第一延遲資料訊號1st_DATA_D而得以輸出正確的邏輯位準，進而驅動該液晶顯示面板11。圖3係為本發明另一實施例之訊號比對流程圖。在步驟S301，當出現該第二延遲資料訊號2nd_DATA_D無法正確取樣該第一延遲時脈訊號1st_CLK_D，且該第一延遲資料訊號1st_DATA_D正確取樣該第二延遲時脈訊號2nd_CLK_D。在步驟S302，判斷第一延遲時脈訊號1st_CLK_D是否為最長延遲。如果是最長延遲，進入步驟S303，減少一資料延遲開關25，並產生另一第一延遲資料訊號1st_DATA_D。如果不是最長延遲，進入步驟S304，採用第二延遲時脈訊號2nd_CLK_D為新的第一延遲時脈訊號1st_CLK_D。在步驟S305，將該第一延遲資料訊號1st_DATA_D及該第一延遲時脈訊號1st_CLK_D施加於該資料暫存器。
    圖7係為本實施例之訊號比對圖，由圖中可知，當該第二延遲資料訊號2nd_DATA_D上昇時無法對該第一延遲時脈訊號1st_CLK_D正確取樣，而該第一延遲資料訊號1st_DATA_D可正確取樣該第二延遲時脈訊號2nd_CLK_D。再加上該第一延遲時脈訊號1st_CLK_D不是為最長延遲。因此，採用第二延遲時脈訊號2nd_CLK_D為新的第一延遲時脈訊號1st_CLK_D，以使得該第二延遲時脈訊號上昇時可對該新的第一延遲時脈訊號正確取樣。
    圖4係為本發明一實施例之訊號比對流程圖。在步驟S401，該第二延遲資料訊號2nd_DATA_D正確取樣該第一延遲時脈訊號1st_CLK_D，且該第一延遲資料訊號1st_DATA_D無法正確取樣該第二延遲時脈訊號2nd_CLK_D。在步驟S402，判斷第一延遲時脈訊號1st_CLK_D是否為最短延遲。如果是最短延遲，進入步驟S403，採用該第二延遲資料訊號2nd_DATA_D為新的第一延遲資料訊號1st_DATA_D。如果不是最短延遲，進入步驟S404，則減少一時脈延遲開關，並產生另一第一延遲時脈訊號1st_CLK_D。在步驟S405，將該第一延遲資料訊號1st_DATA_D及該第一延遲時脈訊號1st_CLK_D施加於該資料暫存器R。
    圖5係為本發明另一實施例之訊號比對流程圖。在步驟S501，該第二延遲資料訊號2nd_DATA_D正確取樣該第一延遲時脈訊號1st_CLK_D，且該第一延遲資料訊號1st_DATA_D正確取樣該第二延遲時脈訊號2nd_CLK_D。在步驟S502，保持該第一延遲時脈訊號1st_CLK_D及該第一延遲資料訊號1st_DATA_D。在步驟S503，採用原先的該第一延遲時脈訊號1st_CLK_D及該第一延遲資料訊號1st_DATA_D。此時該資料暫存器R的設置時間及維持時間係為平衡的狀態。
    圖6係為本發明另一實施例之訊號比對流程圖。在步驟S601，該第二延遲資料訊號2nd_DATA_D無法正確取樣該第一延遲時脈訊號1st_CLK_D，且該第一延遲資料訊號1st_DATA_D無法正確取樣該第二延遲時脈訊號2nd_CLK_D。在步驟S602，保持該第一延遲時脈訊號1st_CLK_D及該第一延遲資料訊號1st_DATA_D。在步驟S603，採用原先的該第一延遲時脈訊號1st_CLK_D及該第一延遲資料訊號1st_DATA_D。此時該資料暫存器R的設置時間及維持時間亦係為平衡的狀態。
    本揭露之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本揭露之教示及揭示而作種種不背離本揭露精神之替換及修飾。因此，本揭露之保護範圍應不限於實施例所揭示者，而應包括各種不背離本揭露之替換及修飾，並為以下之申請專利範圍所涵蓋。
    10．．．液晶顯示器
    11．．．液晶顯示面板
    13．．．時序控制器
    15．．．源極驅動裝置
    17．．．訊號延遲模組
    21．．．時脈訊號可變延遲電路
    22．．．設置時間暫存器
    23．．．資料訊號延遲開關
    24．．．維持時間暫存器
    25．．．資料訊號可變延遲電路
    26．．．第一訊號延遲單元
    28．．．第二訊號延遲單元
    29．．．邏輯電路
    圖1係為一液晶顯示器的功能方塊圖；
    圖2係為本發明一實施例之源極驅動裝置之示意圖；
    圖3係為本發明一實施例之一訊號比對流程圖；
    圖4係為本發明一實施例之另一訊號比對流程圖；
    圖5係為本發明一實施例之另一訊號比對流程圖
    圖6係為本發明一實施例之另一訊號比對流程圖；及
    圖7係為圖3實施例之訊號比對圖。
    17．．．訊號延遲模組
    21．．．時脈訊號可變延遲電路
    22．．．設置時間暫存器
    23．．．時脈訊號延遲開關
    24．．．維持時間暫存器
    25．．．資料訊號可變延遲電路
    26．．．第一訊號延遲單元
    27．．．時脈訊號延遲開關
    28．．．第二訊號延遲單元
    29．．．邏輯電路
    权利要求:
    Claims (11)
    [1] 一種自動調整訊號偏移的源極驅動裝置，經配置以接收來自一時序控制器的一資料訊號及一時脈訊號，其用於驅動一液晶顯示面板，包含：一訊號延遲裝置，其包含：一資料訊號可變延遲電路，用於接收該資料訊號，並經配置以產生一第一延遲資料訊號；一時脈訊號可變延遲電路，用於接收該時脈訊號，並經配置以產生一第一延遲時脈訊號；一設置時間暫存器，其資料輸入端耦接於該時脈訊號可變延遲電路的輸出端；一維持時間暫存器，其時脈訊號輸入端耦接於該資料訊號可變延遲電路的輸出端；一第一訊號延遲單元，耦接於該資料訊號可變延遲電路的輸出端和該設置時間暫存器之時脈訊號輸入端之間，並經配置以產生一第二延遲資料訊號；一第二訊號延遲單元，耦接於該時脈訊號可變延遲電路的輸出端和該維持時間暫存器之資料訊號輸入端之間，並經配置以產生一第二延遲時脈訊號；一邏輯電路，耦接於該設置時間暫存器及該維持時間暫存器，用以產生一控制訊號至該訊號延遲裝置；以及一資料暫存器，其時脈輸入端耦接於該時脈訊號可變延遲電路，其資料輸入端耦接於該資料訊號可變延遲電路；其中，該第一延遲資料訊號係用來對該第二延遲時脈訊號取樣及該第二延遲資料訊號係用來對第一延遲時脈訊號取樣。
    [2] 如請求項第1項所述之源極驅動裝置，其中該資料訊號可變延遲電路包含複數個資料訊號延遲開關。
    [3] 如請求項第1項所述之源極驅動裝置，其中該時脈訊號可變延遲電路包含複數個時脈訊號延遲開關。
    [4] 如請求項第1項所述之源極驅動裝置，其中當該資料延遲訊號之上升邊緣對應至該時脈訊號的資料保持時間之中心時，係為正確取樣。
    [5] 如請求項第1項所述之源極驅動裝置，其中當該第二延遲資料訊號正確取樣該第一延遲時脈訊號且使用該第一延遲資料訊號無法正確取樣該第二延遲時脈訊號時，依據該第一延遲時脈訊號是否為最短延遲而產生新的第一延遲時脈訊號或第一延遲資料訊號。
    [6] 如請求項第5項所述之源極驅動裝置，其中當該第一延遲時脈訊號為最短延遲時，則採用該第二延遲資料訊號為該新的第一延遲資料訊號。
    [7] 如請求項第5項所述之源極驅動裝置，其中當該第一延遲時脈訊號不是最短延遲時，則減少一時脈延遲開關，並產生該新的第一延遲時脈訊號。
    [8] 如請求項第1項所述之源極驅動裝置，其中當該第二延遲資料訊號無法正確取樣該第一延遲時脈訊號且使用該第一延遲資料訊號正確取樣該第二延遲時脈訊號，依據該第一延遲時脈訊號是否為最短延遲而產生新的第一延遲時脈訊號或第一延遲資料訊號。
    [9] 如請求項第8項所述之源極驅動裝置，其中當該第一延遲時脈訊號為最長延遲時，則減少一資料延遲開關，並產生該新的第一延遲資料訊號。
    [10] 如請求項第8項所述之源極驅動裝置，其中當該第一延遲時脈訊號不是最長延遲時，則採用該第二延遲時脈訊號為新的第一延遲時脈訊號。
    [11] 如請求項第1項所述之源極驅動裝置，其中當使用該第二延遲資料訊號正確取樣該第一延遲時脈訊號且使用該第一延遲資料訊號正確取樣該第二延遲時脈訊號時，或當使用該第二延遲資料訊號無法正確取樣該第一延遲時脈訊號且使用該第一延遲資料訊號無法正確取樣該第二延遲時脈訊號時，保持且採用該第一延遲時脈訊號及第一延遲資料訊號。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI459360B|2014-11-01|自動調整訊號偏移的源極驅動裝置
    US9524693B2|2016-12-20|Display device and method for driving the same
    JP2007241230A|2007-09-20|スキューを自動的に調整できる表示システム及び関連駆動方法
    KR100751441B1|2007-08-23|평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버
    TWI453715B|2014-09-21|自動調整訊號偏移之裝置
    KR20150125145A|2015-11-09|표시장치
    US10229646B2|2019-03-12|Liquid crystal display driving system and method
    EP3165998A1|2017-05-10|Transmit electrode scanning circuit, array substrate and display device
    US20070262941A1|2007-11-15|Display driving apparatus and multi-line inversion driving method thereof
    JP2006251772A|2006-09-21|液晶ディスプレイの駆動回路
    KR20070080491A|2007-08-10|타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치
    KR101808344B1|2017-12-13|표시장치와 그 구동 방법
    KR101696469B1|2017-01-16|액정표시장치
    KR101696458B1|2017-01-16|액정표시장치
    KR101681782B1|2016-12-02|액정표시장치
    US8610656B2|2013-12-17|Method for generating frame-start pulse signals inside source driver chip of LCD device
    KR20130009496A|2013-01-23|표시장치와 그 구동 방법
    KR20100129153A|2010-12-08|액정표시장치
    KR20120068414A|2012-06-27|액정표시장치
    KR20090083565A|2009-08-04|표시장치와 그 구동방법
    CN110599975B|2021-07-06|液晶显示装置及其驱动方法
    KR101771254B1|2017-09-05|액정표시장치
    KR20050079385A|2005-08-10|신호 송/수신 방법과, 이를 수행하기 위한 표시 장치와,이의 구동 장치 및 그 방법
    TW201019307A|2010-05-16|Source driver and liquid crystal display device having the same
    KR101629515B1|2016-06-22|액정표시장치
    同族专利:
    公开号 | 公开日
    CN102930836B|2014-11-19|
    CN102930836A|2013-02-13|
    US20130038367A1|2013-02-14|
    US8766690B2|2014-07-01|
    TWI459360B|2014-11-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI738311B|2020-04-29|2021-09-01|友達光電股份有限公司|顯示器驅動電路及驅動方法|US6114890A|1997-05-16|2000-09-05|Fujitsu Limited|Skew-reduction circuit|
    CN1148876C|2001-05-16|2004-05-05|矽统科技股份有限公司|快速锁定的双轨式数字延迟锁相电路|
    JP3846469B2|2003-10-01|2006-11-15|セイコーエプソン株式会社|投写型表示装置および液晶パネル|
    JP4679872B2|2004-10-13|2011-05-11|パナソニック株式会社|クロック発生装置|
    US7590879B1|2005-01-24|2009-09-15|Altera Corporation|Clock edge de-skew|
    TW200735011A|2006-03-10|2007-09-16|Novatek Microelectronics Corp|Display system capable of automatic de-skewing and method of driving the same|
    CN100535977C|2006-03-21|2009-09-02|联詠科技股份有限公司|可自动调整信号偏移的显示系统及相关驱动方法|
    US8013654B1|2008-12-17|2011-09-06|Mediatek Inc.|Clock generator, pulse generator utilizing the clock generator, and methods thereof|
    US7795939B2|2008-12-29|2010-09-14|Taiwan Semiconductor Manufacturing Company, Ltd.|Method and system for setup/hold characterization in sequential cells|
    CN102034409B|2009-09-29|2013-01-09|奇景光电股份有限公司|用于传输数据的方法和应用此方法的显示器|
    TWI453715B|2011-08-09|2014-09-21|Raydium Semiconductor Corp|自動調整訊號偏移之裝置|KR102234594B1|2014-08-01|2021-04-05|삼성전자주식회사|스큐 보상 회로 및 스큐 보상 회로의 동작 방법|
    CN105632428A|2014-11-06|2016-06-01|联咏科技股份有限公司|显示器驱动装置、源极驱动器及偏移调整方法|
    US10001856B2|2015-04-22|2018-06-19|Mediatek Inc.|Dynamic enablement, disablement and adjustment of offset of a periodic timing control signal|
    CN109036328B|2017-06-09|2021-09-03|京东方科技集团股份有限公司|寄存器值传输方法及组件、显示装置|
    CN109036300B|2017-06-09|2021-03-16|京东方科技集团股份有限公司|配置信息设置方法、组件及显示装置|
    CN110033819B|2018-01-11|2021-03-09|中芯国际集成电路制造有限公司|Sram建立保持时间测试电路|
    TWI678695B|2018-09-14|2019-12-01|瑞鼎科技股份有限公司|動態頻率補償方法與動態頻率補償系統|
    法律状态:
    2020-08-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100128298A|TWI459360B|2011-08-09|2011-08-09|自動調整訊號偏移的源極驅動裝置|TW100128298A| TWI459360B|2011-08-09|2011-08-09|自動調整訊號偏移的源極驅動裝置|
    CN201110289891.3A| CN102930836B|2011-08-09|2011-09-20|自动调整信号偏移的源极驱动装置|
    US13/567,423| US8766690B2|2011-08-09|2012-08-06|Device with automatic de-skew capability|
    [返回顶部]